====================1/12============================
本來在core interaction方面,我是認為應該由system controller和application來處理同步的問題
所以設計了兩個core在不同時間,透過Xram向對方send/recieve data。
藉由觀察xram的數值來判斷emulation是否正確。
可是和學長討論後,學長認為core interconnection的資料是否正確,應該由programmer負責。
也就是說software應該有一個機制判斷收到的資料是否正確。
core只單純的執行程式,不應該有什麼多餘的判斷功能,不然就不是正常的8051 core了。
所以在demo的時候,我設計了兩個簡單的程式,目的都是在搶share memory的使用權。
實作方式是把xram作為share memory,定一個位值為flag,
可用於判斷目前share memory是否被占用或者空著。
沒想到demo完後,楊老師反而比較贊同第一個方法,
也就是core interconnection應該由system controller和application來處理。
因為這是用一個core來模擬多core的行為,所以本來就應該比正常的core還多一些功能
到這裡我就比較混亂了,所以老師建議我多讀些有關multicore架構的paper。
之後對於share memory的架構設計上能夠更嚴謹點。
p51 的討論除了 meeting 這個類別外不知道還有沒有其他類別? (其實我想的是 "Complain" Category...XD)
回覆刪除學長說得好, 請改進.
回覆刪除我有看沒有懂, 假如你要用英文, 請寫得讓我看懂, 我明天找你來講一次給我聽.
不好意思這麼晚回應
回覆刪除我修改了一下,除了meeting這個類別我還加入了FPGA,應該可以吧...
品皓:
回覆刪除我們在你Present的時候的意見在哪裡? 此外, 這真的主要是做FPGA嗎? 不是吧?
張貼的意見我已經補上
回覆刪除當初是想說verilog code是燒在FPGA上啊,所以才用了FPGA的類別。
不行的話,我已經改成multicore的類別了
Hi:
回覆刪除我已經說了很多次, 有新結果要更新你的串. 請你把心得, 尤其是把錯的改到對的過程要寫下來. please!
另外, 我請學長要您寫的Verilog作業要記得post上來.
最後是Multi-8051這個project. 請你要建一個core與core之間的interconnection. 我的初步想法不一定對, 但是請你擇一來做. 一是用Cell的Ring架構來做, 二是用類似TCP的方式來做.
原則都是CPU把資料往interconnection的interface丟後就可以繼續執行自己的code了. 此interface會有自己的傳輸動作與buffer. 請不必做太複雜, 可以完成此一概念即可. 所以你的第一步應該是在meeting時提出你的基本架構與如何implement.
另外, 因為是真正的multicore了, 所以如何用同一個FPGA做emulation就重要了, 請你把昨天幾位老師跟你討論的寫下來.
已更新
回覆刪除終於在元旦以前完成了