由於我目前還沒有其spec書可以細讀，所以只能就我目前google到的做報告。
Tilera64，MIMD system，由8X8個tile組成
每個tile都是一個能獨立執行application的元件，
由一個32 bit RISC的core，加上cache和non-blocking switch組成。
interconnection是由iMesh的on-chip network處理。
星期二討論到的問題
Q: non-blocking switch是哪部份non-blocking? non-blocking遇到封包過多怎麼辦?
Q: 既然是MIMD，那需要一個master processor做管理，在哪裡?
投影片
6 則留言:
我對X64的cache有興趣, 這算是一種記憶體hierachy, 我好奇這怎麼時坐, 以及實作後效果如何! 這有可能變成你的論文題目嗎? 也就是研究記憶體層級架構以及其效能評估. 我們一起來請教aaa吧!
我一直以為重點是看多核之間的溝通，所以忽略了cache那部份。不過老師既然提到，我會回頭去看那部分的。
請你把8051/DCT這個project放上來.
我要請你以後多注意compile出來的結果如何放到FPGA上. 我想還是要你做一套工具把人家的tool chain與我們的FPGA方便地連起來. 未來有一些計劃會用到這顆8051.
還有你對daphne的8051的bug report
學弟呀! 我已經講了一星期了, 8051的串呢?
我以為口頭報告過就可以了...
我已經更新了。
張貼留言