------------------
2009 12 23 三
------------------
2009 12 23 三
------------------
這禮拜把cygwin裝起來
然後執行yl學長說得指令sim xxx
可是沒有開啟modelsim
再加上我對sim這個script的內容不太瞭解
請aaa幫忙看之後,發現有文件！可以參考
目前正在看這份文件
想說先找出memory.hex如何產生的
然後直接放到之前的專案裡面一起跑
因為直接執行它的script還是需要nc-verilog或synopsys
2009 12 16 三
------------------
目的是希望能夠把Sparc t2燒入FPGA中
並接上TLM2.0的bus
將Sparc作為一個運算的component
目前下載OpenSparc的opensource
http://www.opensparc.net/opensparc-t2/download.html
短期目標希望先在pc上跑RTL simulation
然後在program rom裡面寫入一個簡單的loop program
能夠正常執行後接下來再把program更換為一個小型的os或者更小的管理程式
來處理sparc與周邊的資料傳輸
原本直接把t2的verilog code直接放到ModelSim上跑simulation
但是compile的時候會遇到dump.v裡面出現error:
(vlog-2155)Global declarations are illegal in Verilog 2001 syntax
後來看了一下dump.v裡面只是在做VCD和FSDB(fast signal database) dumpfile
加上file list裡面又沒有dump.v 所以直接把它拿掉xd
當初會放進去的原因是因為他跟top module t2.v放在同個資料夾,沒注意到他不在file list裡面
後來simulation過程中又出現了
**Warning:(vsim-7) Failed to open readmem file "memory0.hex" in read mode
#No such file or directory.(errno = ENOENT)
似乎是memory map file沒有讀到
但是搜尋下載的t2檔案裡面又找不到memory0.hex
後來問了一下aaa,還是決定在linux底下裝NC-Verilog 來跑simulation
因為readme file裡面有教怎麼在NC-Verilog上跑,照著作應該比較不會有問題
18 則留言:
memory0.hex 搞不好就是放program的memory file
You may need a boot loader to initial your sparc CPU. Maybe you can try u-boot, but I didn't see the boot code for SPARC except for Leon2/3. I will let you know if I find one.
aaa:
Is a boot loader required according to your experience of developing DSP??
end product應該都需要bootloader
我们沒有要做 end product.
看來要自己看Script, 找出哪邊編出那個hex檔, 用cygwin去執行吧!
喔好我再看一下script
龍哥,
我在windows XP下用cygwin去設定Loen3, 然後make vsim 沒想到它竟然叫出我的modelsim出來準備跑sim... 所以如果那個script 是可以用的, 那應該可以試試cygwin, 記得裝他的binutil/gcc/g++/make等這些東東
喔好我用cygwin試看看 謝謝
http://forums.sun.com/thread.jspa?threadID=5106592
http://forums.sun.com/thread.jspa?threadID=5381111
according to the discussion, it seems it's not a good idea to run by applying modelsim. :(
龍哥,
根據manual來看的話,你說的script是給simulator吃的, 也就是裡面寫的sims, 這是NC-Verilog simulator, 而如果你要跑T2 simulation還要synopsys Vera, 因為有些東西是靠這個產生出來的. 可以參考
http://forums.sun.com/thread.jspa?threadID=5347635
我猜modelsim應該可以吃下相對應竹ncv的script, 至於vera...就要再看看了...
上面的文件也說, simulation T1不用vera, but 該留言是Nov. 2008的了..
Good Luck
woooooooooops....
I was wrong.
sims是個script in tools\bin\下
應該可以在cygwin run
看來是pass一些command出去用的
所以下 -sim_build_cmd=vlog -sim_run_cnd=vsim 試看看 modelsim會不會出來
上面其中一篇文裡有提到參數
不過, T2/Vera的問題還是沒解決倒是
:(
@long
you just repeated as the message I left on 19 Dec.
please read them carefully and I will try to make my message more clearly next time.
I can use Modelsim to compile T1 design with the scripts and the programs provided by OpenSparc under windows. But, there are still problems when executing regression. Keep on trying. Let me know if you want to do it.
有進展嗎?
最近哲榮都在幫我忙其他事情, 所以有一點忙不過來. 希望你可以多幫一點忙.
Prof. Chao的事有幫上忙嗎?
NYC有把你凍僵嗎?
I went to Orlando and Florida with 俊一 and his wife for 10 days. So far, no progress on this item. I'm implementing the design for Prof. Chao's Phd student as I mentioned in our last talk. This project is kind of in a rush, but I will keep on trying opensparc as well.
Hello 您好
最近我也在研究 OpenSparc
我想請問您是用哪塊 FPGA 呢?
謝謝您囉~
我们是申請CIC的工具，已經申請到但是尚未收到。
張貼留言